SVEditor

SVEditor 1.6.7

SVEditor是实现Java和基于著名的和强大的Eclipse IDE的开源图形项目,用于编辑的Verilog和SystemVerilog files.Features在glanceThe应用程序提供了基本的集成开发环境使用扫描仪类似于对的ctags提取SystemVerilog和Verilog源文件中的信息。它被设计成容忍的错误,以及忽略未识别语言构造。在一些SVEditor&rsquo的的;...

GTKWave

GTKWave 3.3.89 更新

GTKWave 是使用GTK +工具包构建的开源VCD / EVCD / LXT / Synopsis .out格式电子波形查看器。 GTKWave能够读取LXT,VZT,LXT2,GHW和FST文件。这是一个跨平台的软件,可以在Linux,Mac OS和X和Windows系统上运行。 这个版本中的新功能 修复了小Tcl错误。添加了highlight_wavewindow...

gEDA

gEDA 1.8.2 / 1.9.0

gEDA的是一个开源项目,致力于生产全GPL的一套电子设计自动化工具。这些工具用于电路设计,仿真,样机,原理图捕获和生产 什么在此版本中是新的: < LI> gEDA的现在与狡诈2.x的兼容(推荐)。系统大大扩展计划API已经被添加到gEDA的/...

ngspice

ngspice 26

Ngspice是一个开源的,免费的,实施C和设计为最初的基础上SPICE3F5,XSPICE和Ciber1b1电路simulators.Improves混合信号和混合级电路仿真器的跨平台的图形和命令行软件SPICE3F5电路simulatorThe应用程序和rsquo的;的主要目标是提高SPICE3F5电路仿真器,以及支持尽可能多的操作系统成为可能。此外,Ngspice增加了许多新功能,增强功能和bug修复的电路仿真器,在一个glanceAmong它的亮点,我们可以提到一个内置的脚本语言,可以让用户控制流添...

KiCad EDA

KiCad EDA 4.0.7 / 5.0.0 RC2 更新

KiCad EDA 是一个开源,免费分发和跨平台的图形软件,可帮助用户轻松创建印刷电路板和电子原理图图稿。它包括3D可视化功能和众多有吸引力的功能,包括现代且易于使用的图形用户界面。包括几个组件该应用程序由一个项目经理和四个主要程序组成,例如名为Eeschema的原理图编辑器,名为Pcbnew的PCB布局程序,用于电路设计的组件的足迹选择器工具,称为Cvpcb,以及Gerbview, Gerber观察器,也称为文件photoplotter。KiCad EDA入门在GNU /...

FidoCadJ

FidoCadJ 0.24.3

FidoCadJ是一个开源softwre设计作为一个非常容易使用的编辑器的电气足迹和符号。 您可以使用FidoCadJ绘制原理图电子以及小的PCB。图纸可以在众多的图形格式,如PDF,PGF出口,EPS乳胶,SVG,PNG,JPG或。FidoCadJ是一个跨平台的,在Linux和Mac OS X和Windows操作系统的测试 什么是此版本中的新: < ul>...

Electric

Electric 9.04

电器是一个开源的,完整的,图形化的电子设计自动化(EDA)系统用Java编程语言。电动VLSI设计系统被设计用来处理各种形式的电路设计,其中包括:定制IC版图,原理图捕获(数字和模拟),文本语言,如Verilog和VHDL,可编程逻辑(FPGA)器件,以及更多。用Java编写的,电是一个独立于平台的应用程序,支持Linux / UNIX,Microsoft Windows和Mac OS&NBSP;&X NBSP;操作系统。电器是一个官方GNU&NBSP;包。甲骨文公司支持电动软件的开发过程 ...

ASCO

ASCO 0.4.9

ASCO又名一个SPICE电路优化是一个开源项目,旨在把电路优化功能,以现有的SPICE仿真器,采用了高性能并行差分进化(DE)优化算法。目前,ASCO包括开箱即装即用的支持HSPICE(R),雅都(TM)的LTspice(TM),Qucs,ngspice和幽灵(R)。与ASCO可以重复使用和优化现有的电路,完全重新设计的SPICE网表描述了一个新的电路,轻松地探索新的工​​作点,迁移工作设计一个更复杂的半导体技术,增加一个已经设计电路的收益率和稳健性,等等 什么是此版本中的新: ...

Dolphin Smash

Dolphin Smash 5.20.1

海豚粉碎是PCB及IC设计自由混合信号和多语言仿真器。它扩展了其功能的混合信号灵敏度分析和代码覆盖率,以识别电路弱点的DFM意识的设计和检测测试平台虚拟瑕疵。 什么是新的本新闻稿中: 在该版本改善了大型的Verilog文件加载运行时与港口的重要数量和实现支持.malias指令的一个别名分配给一个模型或子电路的名称,连同一些细微的修改。 什么是5.19.0版本,新的: 在这个版本实现了以行为模型的实例化重大改进(HDL /...