软件截图:
verilog2vhdl是已经被开发用于那些谁想要转换现有的Verilog设计成VHDL＆NBSP一个实用程序;生成的VHDL可能不能原样工作，可能需要一些手动校正，以确保该VHDL数据类型匹配。这为了让独立的IT平台和捆绑为一个可执行的JAR文件被开发的Java（1.6.x版）。点击这里下载这个免费的翻译为Linux平台，点击这里下载它的Windows。
用法：
verilog2vhdl -in simple_and.v -top simple_and_top退房手续simple_and.vhd
OR
Java的罐子$ EDAUTILS_ROOT / lib中/ verilog2vhdl.jar -in simple_and.v -top simple_and退房手续output.vhd
有其它开关一样-only_entity创造刚刚correspomding到指定的顶部的实体。同样，有-only_component创建对应于指定模块组件声明
要求：
- 在Java 2标准版运行环境
评论没有发现