systemverilog 1.3

SystemVerilog的是一个Vim插件，提供了语法高亮的SystemVerilog。IEEE 1800 SystemVerilog的是业界第一个统一的硬件描述和验证语言（HDVL）标准。 SystemVerilog的是建立IEEE 1364 Verilog语言的一个重要延伸。关于Vim的：VIM是首次发布由布拉姆Moolenaar专门在1991年为Amiga计算机的文本编辑器。...